के बारे में जानकारी हमलों का एक नया वर्ग LVI तंत्र में सट्टा निष्पादन इंटेल को प्रभावित करता है, जो इंटेल एसजीएक्स एन्क्लेव और अन्य प्रक्रियाओं से चाबियाँ और संवेदनशील डेटा की व्युत्पत्ति के लिए इस्तेमाल किया जा सकता है।
हमलों का नया वर्ग जोड़-तोड़ पर आधारित है MDS, स्पेक्टर और मेल्टडाउन हमलों के रूप में एक ही सूक्ष्मजैविक संरचनाएं। एक ही समय पर, नए हमले मौजूदा तरीकों से अवरुद्ध नहीं हैं मेल्टडाउन, स्पेक्टर, एमडीएस और इसी तरह के अन्य हमलों के खिलाफ सुरक्षा।
LVI के बारे में
समस्या शोधकर्ता जो वान बुल्के द्वारा पिछले साल अप्रैल में पहचाना गया था ल्यूवेन विश्वविद्यालय से, जिसके बाद, अन्य विश्वविद्यालयों के 9 शोधकर्ताओं की भागीदारी के साथ, हमले के पांच बुनियादी तरीके विकसित किए गए, जिनमें से प्रत्येक अधिक विशिष्ट विकल्पों के लिए अनुमति देता है।
वैसे भी, इस साल फरवरी में, ए बिटडेफेंडर शोधकर्ताओं ने भी हमले के विकल्पों में से एक की खोज की LVI और इसे इंटेल को सूचना दी।
हमले के विकल्प विभिन्न सूक्ष्मजैविक संरचनाओं के उपयोग से प्रतिष्ठित हैं, जैसे कि स्टोर बफर (SB, Store Buffer), Fill Buffer (LFB, Line Fill Buffer), FPU संदर्भ स्विच बफर, और First Level Cache (L1D), जो पहले ज़ोंबीलड, RIDL, फॉलआउट, LazyFP, फोरशैडो, और जैसे हमलों में उपयोग किया जाता है। मेल्टडाउन।
के बीच मुख्य अंतर मैं उन पर हमला करता हूंs LVI और MDS यह है कि MDS सामग्री निर्धारण में हेरफेर करता है माइक्रोआर्किटेक्टुरल संरचनाएं जो सट्टा त्रुटि से निपटने या लोड और स्टोर संचालन के बाद कैश में रहती हैं, जब हमले LVI हमलावर को माइक्रोआर्किटेक्चरल संरचनाओं में प्रतिस्थापित किया जा सकता है पीड़ित के कोड के बाद के सट्टा निष्पादन को प्रभावित करने के लिए।
इन जोड़तोड़ों का उपयोग करते हुए, एक हमलावर लक्ष्य सीपीयू के मूल में कुछ कोड को निष्पादित करते समय अन्य प्रक्रियाओं में बंद डेटा संरचनाओं की सामग्री को निकाल सकता है।
शोषण के लिए, प्रक्रिया कोड में समस्याओं को ढूंढना होगा और विशेष कोड (गैजेट) के अनुक्रम भेजें जिसमें हमलावर-नियंत्रित मूल्य लोड किया गया है और इस मूल्य का लोड अपवाद का कारण बनता है जो परिणाम को त्यागते हैं और निर्देश को फिर से जारी करते हैं।
अपवाद को संसाधित करते समय, एक सट्टा खिड़की दिखाई देती है जिसके दौरान गैजेट में संसाधित डेटा फ़िल्टर किया जाता है।
विशेष रूप से प्रोसेसर सट्टा को कोड का एक टुकड़ा निष्पादित करना शुरू कर देता है (एक गैजेट), फिर निर्धारित करता है कि भविष्यवाणी उचित नहीं है और संचालन को उलट देता है, लेकिन संसाधित डेटा सट्टा निष्पादन के दौरान L1D कैश और बफ़र्स में जमा किए जाते हैं तीसरे पक्ष के चैनलों से अवशिष्ट डेटा का निर्धारण करने के लिए ज्ञात तरीकों का उपयोग करके माइक्रोआर्किटेक्टुरल डेटा और उनसे निकाला जा सकता है।
मुख्य कठिनाई अन्य प्रक्रियाओं पर हमला करने के लिए औरपीड़ित प्रक्रिया में हेरफेर करके सहायता कैसे आरंभ करें।
वर्तमान में, ऐसा करने के लिए कोई विश्वसनीय तरीके नहीं हैं, लेकिन भविष्य में इसकी खोज को बाहर नहीं रखा गया है। अब तक केवल इंटेल एसजीएक्स एन्क्लेव के लिए हमले की संभावना की पुष्टि की गई है, अन्य परिदृश्य सिंथेटिक परिस्थितियों में सैद्धांतिक या प्रजनन योग्य हैं।
संभावित हमला वैक्टर
- कर्नेल संरचनाओं से उपयोगकर्ता-स्तरीय प्रक्रिया में डेटा का रिसाव। लिनक्स कर्नेल सुरक्षा स्पेक्टर 1 हमलों और SMAP (पर्यवेक्षक मोड एक्सेस रोकथाम) सुरक्षा तंत्र के खिलाफ एलवीआई हमले की संभावना को काफी कम कर देता है। भविष्य में LVI हमले को करने के लिए सरल तरीकों की पहचान करते समय अतिरिक्त कर्नेल सुरक्षा का परिचय आवश्यक हो सकता है।
- विभिन्न प्रक्रियाओं के बीच डेटा रिसाव। एक हमले के लिए आवेदन में कुछ कोड स्निपेट की उपस्थिति और लक्ष्य प्रक्रिया में एक अपवाद को बढ़ाने के लिए विधि के निर्धारण की आवश्यकता होती है।
- मेजबान वातावरण से अतिथि प्रणाली में डेटा लीक। हमले को बहुत जटिल के रूप में वर्गीकृत किया गया है, जिससे सिस्टम पर गतिविधि के कई कठिन-से-कार्यान्वयन चरणों और भविष्यवाणियों के कार्यान्वयन की आवश्यकता होती है।
- विभिन्न अतिथि प्रणालियों में प्रक्रियाओं के बीच डेटा रिसाव। हमला वेक्टर विभिन्न प्रक्रियाओं के बीच डेटा रिसाव को व्यवस्थित करने के करीब है, लेकिन इसे अतिथि प्रणालियों के बीच अलगाव से बचने के लिए जटिल जोड़तोड़ की भी आवश्यकता है।
LVI से प्रभावी सुरक्षा प्रदान करने के लिए, CPU में हार्डवेयर परिवर्तन आवश्यक हैं। मेमोरी से हर लोड ऑपरेशन के बाद संकलक LFENCE स्टेटमेंट को जोड़कर, प्रोग्रामेटिक रूप से प्रोटेक्शन को व्यवस्थित करके, और POP, LFENCE और JMP के साथ RET स्टेटमेंट को बदलकर बहुत अधिक ओवरहेड ठीक करता है; शोधकर्ताओं के अनुसार, व्यापक सॉफ्टवेयर संरक्षण से 2 से 19 बार प्रदर्शन में गिरावट आएगी।
Fuente: https://www.intel.com